在用于EUV光刻的光掩膜上实现2纳米世代以后的精细图案的分辨率

大日本印刷株式会社 (总公司:东京代表取缔役社长:北岛义齐以下简称:DNP) 成功解析出2纳米 (nm:10^-9 m) 代以后^*1逻辑半导体光掩膜所需的微细图案，该光掩膜支持半导体制造最尖端工艺EUV (ExtremeUltra-Violet:极紫外) 光刻。

此外，DNP完成了与高开口数 (高NA) ^*2兼容的光掩模的基础评估，该光掩模计划应用于2nm工艺及更高世代半导体，我们开始向半导体开发联盟，制造设备制造商，材料制造商等提供评估光掩模。高NA-EUV光刻可以在硅晶圆上形成分辨率比以前更高的精细图案，从而有望实现高性能和低功耗的半导体。

近年来，在最先进的逻辑半导体中，使用EUV光源的EUV光刻的大规模生产进一步发展，存储半导体的采用也在扩大，EUV光刻对于提供最先进的半导体是不可或缺的。

2023年，DNP完成了用于3nm EUV光刻的光掩模制造工艺的开发^*3。2024年作为再委托方参与了Rapidus株式会社 (总公司:东京代表取缔役社长:小池淳义) 参加的国立研究开发法人新能源产业技术综合开发机构 (NEDO) 的“后5G信息通信系统基础强化研究开发事业”项目，开发面向最尖端逻辑半导体的光掩膜制造工艺及保证相关技术^*4。

此次，DNP成功地将面向尖端领域半导体制造的2nm以后的逻辑半导体光掩膜所需的微细图案解析为面向EUV光刻的光掩膜。除此之外，我们还完成了与高NA相对应的EUV光掩模的基本评估，该光掩模被认为适用于2nm之后的下一代半导体，并开始提供样品掩模。

• 2nm工艺以后的EUV光刻用光掩膜的实现要求图案比3nm工艺缩小20%以上。需要一种技术来解析同一蒙版上的所有精细图案，包括更复杂的曲线图案，以及一般的直线和矩形图案以及尺寸和形状。通过在已建立的3nm制造工艺的基础上不断改进，DNP实现了2nm之后所需图案的分辨率。