加速開發用於2納米EUV光刻的光掩模制造工藝
作為Rapidus的再委托方參與NEDO的“後5G信息通信係統基礎強化研究開發事業”
2024年3月27日
Dai Nippon Printing Co., Ltd.（總部：東京；總裁兼董事：北島義孝；以下簡稱：DNP）正式開始開發與最先進的半導體製造製程 EUV（極紫外）光刻技術相容的邏輯半導體 2 奈米（nm：10⁻⁹ m）代光掩模製造製程。
DNP 將作為分包商參與新能源產業技術綜合開發機構 (NEDO) 的“後 5G 資訊通信系統基礎設施強化研發項目”，Rapidus 公司（總部：東京，總裁兼董事：小池敦義）也參與其中，DNP 將提供與製造流程和品質保證相關的技術。
用於EUV光刻的光掩膜，帶有光掩膜保護膜*1
【發展背景和概要】
近年來，在最先進的邏輯半導體中，使用EUV光源的EUV光刻正在進行生產。DNP於2016年作為光掩膜專業制造商在世界上首次導入了多電子束掩膜繪制裝置等*2，強化了具備高生產率和高品質的尖端領域半導體制造的對應。2023年，我們完成了用於EUV光刻的3納米光掩模制造工藝的開發*3，並開始了2納米工藝的開發。
為滿足此次進一步微細化的需求，我們將在2024年度內啟動第2臺和第3臺多電子束掩膜繪制裝置等，正式開發面向2納米EUV光刻的光掩膜制造工藝。
另外，DNP作為再委托方參與了在NEDO的“後5G信息通信係統基礎強化研究開發事業”中由Rapidus株式會社受托進行的“ (d1) 高集成度最尖端邏輯半導體制造技術開發”項目。
【今後的發展】
DNP將在2025年度之前，完成支持EUV光刻的2納米工藝邏輯半導體用光掩膜制造工藝的開發，2026年度以後，以2027年度開始量產為目標，推進生產技術的確立。
此外，我們還開始開發2納米或更高世代，並與總部設在比利時的最先進的國際研究機構imec簽署了一項協議，共同開發下一代EUV光掩模。
DNP通過與國際半導體產業的各種合作夥伴合作促進發展，為日本半導體產業的發展做出贡獻。
*1在轉印2納米半導體電路時，EUV光刻光掩膜上的異物可能會降低半導體制造的成品率。DNP將推動光掩膜制造工藝的發展，該工藝適用於帶保護膜的EUV。
＊2 2023年12月12日ニュースリリース：3ナノメートル相当のEUVリソグラフィ向けフォトマスク製造プロセスを開発 → https://www.dnp.co.jp/news/detail/20170116_1587.html
＊3 2016年12月13日ニュースリリース：次世代半導体用フォトマスクの生産体制を強化 → https://www.dnp.co.jp/news/detail/1187660_1587.html
- 所記載的公司名、商品名是各公司的商標或註冊商標。
- 所列產品規格、服務內容等均為發佈日期。之後可能會發生變更，恕不另行通知，敬請諒解。